如何应用74ls138实现4-16线译码器
利用74LS138实现4-16译码器设计要求：· 用2片3-8 译码器拼接成4-16 译码器· 仿真验证电路的正确性· 注意观察输出信号的毛刺（竞争冒险）设计思路：如下图所示，我们让最高位输入IN_D接到片1的G2BN,接到片2的G1，这样若IN_D=0，则上方的芯片被选中，下方芯片被禁用，若IN_D=1，则相反。电路逻辑设计如下：【摘要】如何应用74ls138实现4-16线译码器【提问】利用74LS138实现4-16译码器设计要求：· 用2片3-8 译码器拼接成4-16 译码器· 仿真验证电路的正确性· 注意观察输出信号的毛刺（竞争冒险）设计思路：如下图所示，我们让最高位输入IN_D接到片1的G2BN,接到片2的G1，这样若IN_D=0，则上方的芯片被选中，下方芯片被禁用，若IN_D=1，则相反。电路逻辑设计如下：【回答】【回答】用QuartusⅡ进行功能性仿真后得【回答】【回答】用QuartusⅡ进行时序性仿真后得【回答】【回答】
4线16译码器的工作原理是什么？
对0000—0111的输入信号进行译码输出。将两片3线—8线译码器连接成4线—16线译码器，其中第二片74138的使能端G1和第一片的使能端G2A接成D输入端。当D=0时，第一片74138工作，对0000—0111的输入信号进行译码输出。当D=1时，第二片74138工作，对1000—1111的输入信号进行译码输出。其输出为低电平有效，使能端G1为高电平有效，/G2,/G3为低电平有效，当其中一个为低电平，输出端全部为1。扩展资料：译码器使用要求规定：1、输出为低电平有效，故实现逻辑功能时，输出端不可接或门及或非门（因为每次仅一个为低电平，其余皆为高电平）。2、用4个输入线写出输出线的地址，使得在一个选通输入为低时数据通过另一个选通输入。当任何一个选通输入是高时，所有输出都为高。参考资料来源：百度百科-译码器
